⑫公開特許公報(A)

平3-228377

⑤Int. Cl. ³ H O1 L 29/788 27/04 27/115 29/792

識別記号 庁内整理番号

Α

❸公開 平成3年(1991)10月9日

7514-5F 7514-5F 8831-5F

H 01 L 29/78 27/10

3 7 1 434

審査請求 請求項の数 1 (全8頁)

❸発明の名称 半導体装置

> 204寺 願 平2-22123

突出 平2(1990)2月2日 頤

⑫発 明 者 吉 B 正 之 神奈川県川崎市幸区小向東芝町1 株式会社東芝多庭川工 場内 個発 明 老 佐 伯 神奈川県川崎市幸区小向東芝町1 幸 弘 株式会社東芝多摩川工

> 場内 神奈川県川崎市幸区小向東芝町1 劵 株式会社東芝多摩川工

場内 神奈川県川崎市幸区堀川町72番地

株式会社東芝 少代 琿 弁理士 則近 憲佑 外1名

H

明 細

品

1. 発明の名称

⑫発

创出

明 者

頣

半導体装置

2. 特許請求の範囲

少なくとも2本以上のローアドレスに接続さ れているセルの全部を同時に消去するE^PRO Mからなる第1の記憶領域と、1本のローアドレ スに接続されているセルの全部または一部を同時 に消去するEiPROMからなる第2の記憶領域 とを具備することを特徴とする半導体装置。

3. 発明の詳細な説明

[発明の目的]

(産業上の利用分野)

この発明は、不揮発性半導体装置に関する。 (従来の技術)

第4図に示すように、従来、1チップマイク ロコンピュータ10には、演算を司るCPV(Cent ral Processing Unit) 71、比较的大容量(数K ~数十 K バイト) のプログラムデータを記憶する プログラムメモリと、比較的小容量(1Kピット

程度)の数値データを記憶するデータメモリ、更 に、割り込みコントローラ部72、タイマ部(図示 せず)などが搭載されている。プログラムメモリ として、Mask R O M (マスクプログラム可 能な読み出し専用メモリ) 78が、データメモリと LTSRAM (Static Random Access read writ e Hemory)74が用いられている。これは、プログ ラムメモリの内容であるプログラムデータは数値 データに比べ大容量であるが書き替えの頻度が少 なく、データメモリの内容である数値データは、 プログラムデータに比べて書き替えの頻度が多く、 部分的な書き替えが要求されるという考え方に基 づいている。また、この他には、プログラムメモ リにMask ROMをデータメモリにE2 PR O M (Electrically Erasable Programmable Read Only Hemory) を用いたもの、プログラムメモリ E P R O M (Erasable Programmable Read Ont y Memory) をデータメモリにSRAMを用いたも プログラムメモリにEPROMをデータメモ リにE² PROMを用いたもの、あるいは、プロ

グラムメモリにもデータメモリにもE² PROMを用いる場合があった。しかし、上記のようなプログラムメモリとデータメモリの組み合わせを用いて実現した1チップマイクロコンピュータでは以下に示すような問題点があった。

第2に、プログラムメモリにEPROMを用いたマイクロコンピュータでは、メモリの内容を 済去するためにパッケージに窓を付け、チップに 紫外線を照射する必要がある。この場合、窓付き

バックアップが必要である。また、通常、 S R A M は 1 セル当り (1 ピットを記憶するために) 、6 つのトランジスタが必要であり、データメモリ部分のチップ面積が大きくなってしまう。

第4に、プログラムメモリにE² PROMを 用いた場合には、E² PROMはSRAMと比較 すれば1セル当りのチップ面積は小さいが、それ でもプログラムメモリは比較的大容量であるので マイクロコンピュータとしてのチップは大きくなってしまう。つまり、1チップマイクロコンピュ ータのプログラムメモリとしてE² PROMを用 いた場合には、大容量のプログラムメモリを実現 することができなかった。

(発明が解決しようとする課題)

本発明は、上記のような点に魅み、大容量で、かつ、部分的な書き替えの必要がないデータと、比較的小容量で、かつ、部分的に(1 バイト〜数パイト単位で)書き替えが必要なデータとを記憶可能で、かつ、バッテリによるバックアップを必要としない半導体装置を低コストで提供すること

セラミックパッケージは通常のプラスチックパッ ケージに比べて高価であり、コスト高となる。更 に、マイクロコンピュータがシステムに組み込ま れたまま、あるいは、動作状態では、メモリの内 容の書き替えが不可能であり、書き替えの原にマ イクロコンピュータチップあるいはマイクロコン ピュータチップが搭載されたボードを取り出す必 美があり、書き替えに要する時間が長くなってし まう。また、同一チップ上にE2 PROMが混動 されている場合には、EPROMの内容だけを消 ·去することが不可能である。例えば、EPROM の内容であるプログラムデータのみを書き替えた い場合でも、EPPROMの内容である数値デー タも同時に消去されてしまう。更に、集積回路で は、信頼性試験のため書き込み・消去を繰り返し テストする必要があるが、EPROMは紫外線に より内容を消去するため、テスト時間が長くなる。

第3に、データメモリとしてSRAMを用いた場合には、SRAMは電源が常に印加されていないと内容が保持できないため、パッテリによる

を目的とする。

[発明の構成]

(課題を解決するための手段)

上記目的を解決するために、本発明による半導体装置は、少なくとも2本以上のローアドレスに接続されているセルの全部を同時に消去するE2PROMからなる第1の記憶領域と、1本のローアドレスに接続されているセルの全部または一部を同時に消去するE2PROMからなる第2の記憶領域とを具備することを特徴とする。

(作用)

本発明により提供される半導体装置は、大容量で、かつ、電気的に書き替え可能な第1の記憶領域と、比較的小容量で、パッテリによるパックアップを必要とせず、かつ、部分的に(1パイト〜数パイト単位で)書き替えが可能な第2の記憶領域とを搭載しているので、比較的大容量であっても、部分的に書き替えることのあるデータではあるが大容量を必要としないデータの両方を記憶するこ

とができる。

(実施例)

以下、第1回~第3回を参照して、本発明の 実施例に係る半導体装置について説明する。

第1図は、本発明の一実施例に係わる半導体装置を示す断面図である。本実施例では、少なくとも2本以上のローアドレスに接続されているセルの全部を同時に消去する第1の記憶領域を、F1ash-E²PROM(一括消去型E²PROM)で、1本のローアドレスに接続されているセルの全部または一部を消去する第2の記憶領域を、E²PROM(バイト消去可能な)で実現する。

第2図(a)~(c)は、第1図に示す半導体装置を製造工程順に示した断面図である。

第 1 図および第 2 図において、 1 は、 E ² P R O M 形成領域 I と F 1 a s h - E ² P R O M 形成領域 II とを区別する破線、 2 は、 F 1 a s h - E ² P R O M 形成領域 II と高耐圧 M O S (Metal O xide Semiconductor) トランジスタ形成領域 II とを区別する破線、 3 は、高耐圧 M O S トランジス

郎 106を消去が同時に消去される。

まず、第1図に示すように、p型半導体基板 11上には、フィールド酸化膜12が形成され、領域」 Ⅰ~領域Ⅳに、それぞれ分離されている。まず、 領域 I においては、p 型半導体基板 11上に第 1 の ソース/ドレイン領域13が形成され、これら第1 のソース/ドレイン領域13の相互間には、第2の ソース/ドレイン領域14が形成されている。第2 のソース/ドレイン領域14には、これと接してn 型の拡散層14~が形成されている。また、第1の ソース/ドレイン領域13の相互間と、第2のソー ス/ドレイン領域14の相互間とに形成されるチャ ネル領域上には、厚さ300人の第1のゲート酸 化膜15が形成されている。ただし、第1のゲート 酸化膜15の一部は、第2のソース/ドレイン領域 14上で、厚さ100人の第2のゲート酸化膜16で 形成されるトンネル酸化膜となっている。これら の第1のゲート酸化膜15上とトンネル酸化膜上と には、第1のポリシリコン膜により形成されたフ ローティングゲート17が設けられ、このフローテ

タ形成領域皿と論理回路部形成領域IVとを区別する破線である。

第3図(a)、(b)は、それぞれ第1の記憶領域、第2の記憶領域の消去方法の概念を説明するものである。

同図(8)において 100は 1 バイト分のデータを記憶する領域で、 100 のような 8 個のメモリセルで構成される。 101および 102はローアドレスである。一本のローアドレスには、 1 バイト分のデータを記憶する 100のような領域が数額接続されている。そして、多数のメモリセルが接続されたローアドレスの並びとして、記憶領域が形成されている。第 1 の記憶領域においては、 2 本以上のローアドレス 101、 102に接続されているセルの全部 103が同時に消去される。

同図(b)において、 104は1バイト分のデータを記憶する領域で、8 側のメモリセルで構成される。 105はローアドレスである。第 1 の記憶領域とは異なり、第 2 の記憶領域においては、1本のローアドレス 105に接続されているセルの一

ィングゲート17上には、厚さ500人の第3のゲ ート酸化膜からなるPoly~Poly酸化膜 (フローティングゲートとコントロールゲートの 間の酸化膜をいう。)18が形成され、更に、この P o l y - P o l y 酸化農18上には、第2のポリ シリコン膜により形成されるコントロールゲート 19が設けられている。この2層のゲートを持つト ランジスタが、実際に電荷を書える働きをする。 また、第1のゲート酸化膜15上には、第1のポリ シリコン層により形成されたセレクトゲート20が 設けられ、この部分がフローティングゲート17へ の電荷の注入を制御する働きを持つ選択トランジ スタとなる。全面には、層間絶縁展21が形成され、 この層間絶縁膜21には、ソース/ドレイン領域に 通じるコンタクトホール設けられている。コンタ クトホール内には、A』配線22が形成され、この A 見 配線 22上と層間絶録膜 21上とには、表面保護 のためのパッシペーション膜23が形成されている。 実際には、領域Iには上記の2つのトランジスタ からなるメモリセルを複数含むメモリセルアレイ

が形成されている。

次に、領域Ⅱにおいては、p型半導体基板11 上に第3のソース/ドレイン領域24が形成され、 このソース/ドレイン領域24の相互間に形成され るチャネル領域上には、厚さ100人の第2のゲ ート酸化膜 libが形成されている。この第2のゲー ト酸化膜16上には、第1のポリシリコン層により 形成されたフローティングゲート25が設けられ、 このフローティングゲート25上には、厚さ500 人の第3のゲート酸化膜からなるPo1y-Po 1 y 酸化膜 26が形成されている。この P o 1 y -P o 1 y 酸化膜 28上と第2のゲート酸化膜 16上と には、第2のポリシリコン層により形成されるコ ントロールゲート27が設けられている。また、全 面には、層間絶縁膜21が形成され、この層間絶録 膜 21には、ソース/ドレイン領域に通じるコンタ クトホール設けられている。コンタクトホール内 には、A & 配線 22が形成され、この A & 配線 22上 と層間絶縁膜21上とには、表面保護のためのパッ シペーション膜 23が形成されている。実際には、

最後に、領域IVにおいては、p型半導体基板 11上に、基板よりも高い不純物濃度の深い拡散層 であるp* - ウェル32と、n - ウェル28とが形成 され、p ⁺ - ウェル32中には、第6のソース/ド レイン領域33が、n-ウェル中28には、第7のソ - スノドレイン領域34が形成されている。第6の ソース/ドレイン領域33の相互間と、第7のソー スノドレイン領域34の相互間に形成されるチャネ ル領域上には厚さ250人の第4のゲート酸化膜 35が形成されていれ、この第4のゲート酸化膜 85 上には、論理回路部を形成するトランジスタのゲ - ト電極38を、第1のポリシリコン膜により設け ている。全面には、層間絶繰膜21が形成され、こ の層間絶疑膜21には、ソース/ドレイン領域に通 じるコンタクトホール設けられている。コンタク トホール内には、A』配線22が形成され、このA 2 配線22上と層間絶縁膜21上とには、表面保護の ためのパッシベーション膜 28が形成されている。

以上が、本発明の一実施例に係わる半導体装置の構造である。

領域 II には上記の1つのトランジスタからなるメモリセルを複数含むメモリセルアレイが形成されている。

次に、領域皿においては、p型半導体基板11 上に、n型の深い拡散層であるn-ウェルと、第 4のソース/ドレイン領域28が形成され、n-ゥ ェル 28中には、更に、第5のソース/ドレイン領 域30が形成されている。これら、第4のソース/ ドレイン領域29の相互間と、第5のソース/ドレ イン 領域 30の 相互間とに形成されるチャネル領域 上には厚さ300人の第1のゲート酸化膜が形成 されている。この第1のゲート酸化膜15上には、 高耐圧MOSトランジスタのゲート電極31を、第 1のポリシリコン膜により形成している。また、 全面には、層間絶縁膜21が形成され、この層間絶 撮膜 21には、ソース/ドレイン 領域に通じるコン タクトホール設けられている。コンタクトホール 内には、A g 配線 22 が形成され、この A g 配線 22 上と層間絶採膜21上とには、表面保護のためのパ ッシベーション膜23が形成されている。

次に、本発明の一実施例に係わる半導体装置の製造方法について述べる。

まず、第2図(a)に示すように、p型半導体基板11上に、フォトリングラフィー工程及び不統物イオン注入により、nーウェル28、p・ウッカでは入により、nーウェル28、p・ウッカでは入る。この後、シリコン窒化膜37を余子領域を形成する。の分にのみ堆積させ、それ以外のシリコン基板を1000の分堆積させ、それ以外のシリコン基板を1000ルド酸化度12を形成する。また、素子領域間には、必要に応じてチャネルストップのためのイオン注入を行い(図示せず)、素子分離の耐圧を上げておく。

次に、同図(b)に示すように、シリコン窒化膜 37とシリコン酸化膜 38とを剥離した後、酸素 雰囲気中で基板を酸化することにより、厚さ300人第1のゲート酸化膜 15を素子領域に形成する。これは領域 皿の高耐圧 MOSトランジスタのゲート酸化膜及び領域 1の E² PROMセルのトンネル酸化膜以外のゲート酸化膜に用いられる部分で

ある。次に、領域Iにおける半導体基板11の所定の部分に対して、フォトレジストによるマスクを用いて、選択的にn-型の拡散層14~を形成する。この後、E2PROMセルの第1のゲート酸化膜15とをフッ酸系の溶液で剥離し、露出した半導体基板11を酸化することによりこの領域に100人の薄い第2のゲート酸化膜18を形成する。これはE2PROMセルのトンネル酸化膜及びF1ash-E2PROMセルのゲート酸化膜となるものである。

次に、同図(c)に示すように、第1のポリシリコン腰をCVD(Cemical Vapor Deposition)法により全面に堆積し、燐鉱散をしてこのポリシリコン膜の導電性を増した後、セレクトゲート20と、FlashーE2PROMセルのフローティングゲート18と、高耐圧MOSトランジスタのゲート電極31とを形成するためにのRIE(Reactive Jon Etching)を行う。この際、領域IVの第1のポリシリコン膜17とその下の第1のゲート酸化膜15とを剥離する。次に、酸素雰囲気中で厚さ2

ジスタのゲート電極 31と、論理回路部を構成するトランジスタのゲート電極 36とをマスクにして n型不純物を p型半導体基板 11と p - ウェル 32とに対してイオン注入することにより、第 1、第 2、第 3、第 4、第 6のソース/ドレイン領域 13、14、24、29、33を形成する。また、高耐圧 M O S トランジスタのゲート電極 31と、論理回路部を構成するトランジスタのゲート電極 36とをマスクにしするトランジスタのゲート電極 36とをマスクにしするトランジスタのゲート電極 36とをマスクにしすることにより、第 5、第 7 のソース/ドレイン領域 30、34を形成する。

5 0 Å の 第 4 の ゲート 散 化 横 3 5 を 形 成 し 、 領 域 IV の論理回路部を構成するトランジスタのゲート職 化膜とする。なお、この際、E² PROMセルと Flash-E* PROMセルとの第1のポリシ リコン膜上15には、厚さ500人の第3のポリシ リコン酸化膜が形成される。後に、これはE2p ROMセルのPoly-Poly 散化膜18とF1 ash-E2PROMthoPoly-Poly 設化膜26とになる。そして、第2のポリシリコン 膜をCVD法により全面に堆積し、第1のポリシ リコン膜と同様に燐拡散をしてこのポリシリコン 膜の導電性を増す。この後、RIEすることによ り、 E^2 PROMセルのコントロールゲート19と、 Poly-Poly酸化膜18と、フローティング ゲート17と、F1ash-E² PROMセルのコ ントロールゲート 2.7と、論理回路部を構成するト ランジスタのゲート電極38とを形成する。次に、 E² PROMセルのコントロールゲート19とセレ クトゲート20と、Fiash-E² PROMセル のコントロールゲート27と、高耐圧MOSトラン

以上が本発明の一実施例に係わる半導体記憶 装置の製造方法である。

Flash-E² PROMは、多数のセルを 「一括」して消去するもので、特定の1ピットの みのを選択的に消去することはできないが、セル 面積が比較的小さいため、大容量のプログラムメ モリが実現可能で、バッテリによるバックアップ を必要としない。第6図(a)(b)(c)は、 それぞれ、同一デザインルール(1. 5 μ)で設 計した場合のF1ash-E² PROMセル、煮 外線消去型EPROMセル、E⁻² PROMセルの 平面図を示す。同図(a)において、 5 l は消去ゲ ート、52はフローティングゲート、58はコントロ ールゲート、54はフィールド酸化膜である。同図 (b) において、55はフローティングゲート、58 はコントロールゲート、57はフィールド酸化膜で ある。同図(c)において、58はセレクトゲート、 59はフローティングゲート、60はコントロールゲ ート、 61はフィールド 酸化膜、 62はトンネル酸化 膜 62である。同図から、Fiash-E² PRO

M セルの面積は36 μ² (6 μ×6 μ) で、紫外線消去型 E P R O M セルの面積と等しく、E² P R O M セルの面積と等しく、E² P R O M セルの面積 1 O 4 μ² (13 μ×8 μ) より小さく、大容量が必要なプログラムデータをF I a s h - E² P R O M で実現することが高集積化に適していることが分かる。

また、E²PROMは、部分的に書き替えが可能であり、バッテリによるバックアップを必要としない。例えば、バルスを計測するる場合にない。例えば、バルスを計測するのMに記憶合いた後でも、解析のでは、電源を切った後でも、不可に追加してカウント値があり、そのうちののかった。の間類ものカウント値がありには、Flashには、

なお、プログラムメモリは、F1ash-E ² PROMに限られるものではなく、例えば、ブ

が必要なデータとを記憶可能で、かつ、バッテリによるバックアップを必要としない半導体装置を低コストで提供することができる。

4. 図面の簡単な説明:

第1図は、本発明の一実施例に係わる半導体装置の概念を示す断面図、第2図は、第1図に示した断面図、第3図は、第1図に示した断面図、第3図は、第1の記憶領域および第2の記憶領域の消去方法の概念を説明する図、第4図は、ワンチップマイコンに本発明を適用した場合の平面図、第5図は、F1ash-E² PROMセル、紫外線消去型EPROMセル、E² PROMセルを示す平面図である。

11… p型半導体 基板、12…フィールド酸化腐、13… 第 1 のソース/ドレイン領域、14… 第 2 のソース/ドレイン領域、14 … n型拡散層、15 … 第 1 のゲート酸化膜、18… 第 2 のゲート酸化膜、17 …フローティングゲート、18… P o 1 y - P o 1 y 酸化膜、19… コントロールゲート、20… セレク

ログラムデータ中のある一部分のみが非常に良く書き替えられる場合には、この部分をパイト消去・パイト書き込み可能な E² PROMに記憶してもよい。あるいは、数値データであっても殆ど書き替えられることがない場合には、プログラムデータとともにF1ash-E² PROMに記憶させてもよい。

上記のような半導体装置においては、チップに紫外線を照射する必要がないため、安価なプラスチックパッケージに封入することができる。


本発明の一実施例に係るワンチップマイコンの平面図を第5 図に示す。このワンチップマイコン 80においては、コントローラ部 81、 C P U 82、F 1 a s h - E ² P R O M 83、 E ² P R O M 84、S R A M 85が図のようにレイアウトされている。


[発明の効果]

以上、説明したように本発明の半導体装置では、大容量で、部分的な(1 バイト単位での)書き替えの必要がないデータと、比較的小容量で、部分的に(1 バイト~数パイト単位で)書き替え

トゲート、21… A Q 配該、22… 暦間絶縁膜、23… パッシベーション膜、24… 第3のソース/ドレイ ン領域、25… フローティングゲート、28… P o 1 y - P o 1 y 酸化膜、27… コントロールゲート、 28… n - ウェル、29… 第4のソース/ドレイン領域、30… 第5のソース/ドレイン領域、31… ゲート電極、32… p・ - ウェル、83… 第6のソース/ ドレイン領域、34… 第7のソース/ドレイン領域、 35… 第3のゲート酸化膜、88… ゲート電極。


> 代理人弁理士 則近 惠 佑 同 竹花 喜久男






FH 008422


特開平3-228377 (8)




第3团(a)







劣ら団



第 5 图

PATENT ABSTRACTS OF JAPAN

(11) Publication number: 03228377 A

(43) Date of publication of application: 09 . 10 . 91

(51) Int. CI

H01L 29/788 H01L 27/04 H01L 27/115 H01L 29/792

(21) Application number: 02022123

i) Application number: 02022123

(71) Applicant:

TOSHIBA CORP

(22) Date of filing: 02 . 02 . 90

(72) Inventor:

YOSHIDA MASAYUKI SAEKI YUKIHIRO SHINADA KAZUYOSHI

(54) SEMICONDUCTOR DEVICE

(57) Abstract:

PURPOSE: To store a large volume of data requiring no partial rewriting and relatively small volume of data requiring partial rewriting by providing a first memory area for simultaneously erasing all of cells connected to two or more row addresses, and a second memory area for simultaneously erasing a part or all of cells connected to one row address.

CONSTITUTION: An area 100 for storing 1-byte date has 8 memory cells 100. Several areas for respectively storing 1-byte data are respectively connected to row addresses 101, 102. All cells 103 connected to two or more row addresses 101, 102 are simultaneously erased in the first memory area made of a Flash-E² PROM. On the other hand, an area 104 for storing 1-byte data similarly has 8 memory cells. However, in the second area made of the E²PROM different from the first area, parts 106 of the cells connected to one row address 105 are simultaneously erased.

COPYRIGHT: (C)1991, JPO& Japio

